PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-348593

(43) Date of publication of application: 22.12.1994

(51)Int.CI.

G06F 12/08 G06F 13/12

(21)Application number: 05-133614

(71)Applicant: SUMITOMO ELECTRIC IND LTD

(22) Date of filing:

03.06.1993

(72)Inventor: ASAINA TAKUMI


(54) DATA TRANSFER CONTROLLER

(57)Abstract:

PURPOSE: To speed up read access to a non-cache

area.

CONSTITUTION: A CPU 21 administrates an address space divisionally between a cache area and the non-cache area. The cache area is an address area wherein data in a DRAM 25 are transferred in block to a cache memory 28 in response to read access by the CPU 21. The rest of address area is the non-cache areas. When the CPU 21 performs read access to addresses of the DRAM 25 and a VRAM 26 in the non-cache area, prescribed data



transferred in block to a read data buffer 61. Therefore, when data of plural words whose

blocks nearby the accessed addresses are

addresses are successive are read, the CPU 21 has to read the 1st word out of the data RAM 25, etc., but can obtain the 2nd and succeeding words from the read data buffer 61.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-348593

(43)公開日 平成6年(1994)12月22日

(51) Int.Cl.5

識別配号

庁内整理番号

G06F 12/08

310 A 7608-5B

13/12

330 T 8133-5B

技術表示箇所

審査請求 未請求 請求項の数8 OL (全 20 頁)

(21)出願番号

特願平5-133614

(22)出願日

平成5年(1993)6月3日

(71)出願人 000002130

FΙ

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(72) 発明者 朝夷名 巧

大阪市此花区岛屋一丁目1番3号 住友電

気工業株式会社大阪製作所内


(74)代理人 弁理士 龟井 弘勝 (外1名)

(54) 【発明の名称】 データ転送制御装置

(57)【要約】

【構成】CPU21は、アドレス空間をキャッシュ領域 と非キャッシュ領域とに区分して管理している。キャッ シュ領域は、CPU21のリードアクセスに応答してD RAM25内のデータがキャッシュメモリ28にプロッ ク転送されるアドレス領域である。それ以外のアドレス 領域が非キャッシュ領域である。CPU21が非キャッ シュ領域内のDRAM25やVRAM26のアドレスに 対するリードアクセスを行うと、アクセスされたアドレ スの近傍の所定のデータブロックがリードデータバッフ ァ61にプロック転送される。したがって、たとえば、 アドレスが連続している複数ワードのデータをリードす る場合には、CPU21は、第1ワード目はデータRA M25などから読み出さなければならないが、第2ワー ド目以降についてはリードデータバッファ61から取得 できる。

【効果】非キャッシュ領域に対するリードアクセスを高 速化できる。



【特許請求の範囲】

【餅求項1】アドレス空間がキャッシュ領域と非キャッ シュ領域とに区分して管理されている処理装置と、この 処理装置との間でデータが転送される主記憶装置と、上 記処理装置に接続されているとともに上記主記憶装置の 記憶データの一部を記憶することができるキャッシュメ モリとを備え、上記処理装置が上記キャッシュメモリに 記憶されていないデータの読出のために上記キャッシュ 領域内の上記主記憶装置のアドレスにアクセスしたこと に応答して上記主記憶装置から上記キャッシュメモリに 10 所定単位のデータがブロック転送されるデータ処理装置 に適用されるデータ転送制御装置であって、

上記非キャッシュ領域内の上記主記憶装置の記憶データ を記憶するための所定容量のリードデータバッファと、 上記処理装置がデータ競出のために非キャッシュ領域内 の上記主記憶装置のアドレスにアクセスしたときに、こ のアクセスされるアドレスのデータが上記リードデータ バッファに記憶されているかどうかを判定する判定手段

この判定手段によって、上記処理装置がアクセスした非 20 キャッシュ領域のアドレスのデータが上記リードデータ パッファに記憶されていないと判定されたときに、上記 主記憶装置から上記処理装置がアクセスしたアドレスの 記憶データを含む所定サイズのデータブロックを読み出 して上記リードデータバッファに転送する手段と、

上記主記憶装置から上記リードデータバッファに転送さ れるデータブロック中のデータのうち、上記処理装置が アクセスしたアドレスのデータを上配処理装置に与える 手段人.

上記判定手段によって、上記処理装置がアクセスした非 キャッシュ領域のアドレスのデータが上記リードデータ パッファに記憶されていると判定されたときに、上記リ ードデータパッファから上記処理装置がアクセスしたア ドレスのデータを読み出して上記処理装置に与える手段 とを含むことを特徴とするデータ転送制御装置。

【請求項2】上記処理装置がデータ書込のために上記り ードデータパッファに記憶されたデータに対応するアド レスにアクセスしたときに、上記リードデータバッファ の記憶データを無効化する手段をさらに含むことを特徴 とする請求項1記載のデータ転送制御装置。

【請求項3】上記処理装置が非キャッシュ領域のアドレ スにアクセスしたときに、アクセスされたアドレスに基 づいて上記主記憶装置から上記リードデータバッファに 転送すべきデータブロックのサイズを定めるブロックサ イズ設定手段をさらに含むことを特徴とする請求項1ま たは2記載のデータ転送制御装置。

【請求項4】上記ブロックサイズ設定手段は、

上記処理装置のアドレス空間を区分して得られる複数の アドレス領域にそれぞれ対応するとともに、データブロ と、

上配処理装置がアクセスするアドレスが属するアドレス 領域に対応した上記サイズレジスタが保持するサイズ を、上記主記憶装置から上記リードデータパッファに転 送すべきデータブロックのサイズとして選択する手段と を含むものであることを特徴とする請求項3記載のデー 夕転送制御装置。

【請求項5】上記処理装置のアドレス空間は上記主記憶 装置のアドレス空間よりも大きくとられており、上記主 記憶装置のアドレス空間の少なくとも一部は上記処理装 置のアドレス空間の異なる領域に対して重複して対応付 けられていることを特徴とする請求項3または4記載の データ転送制御装置。

【請求項6】上記処理装置が上記主記憶装置に掛き込む べきデータを出力したときに、そのデータを一時蓄積す る所定容量のライトデータパッファと、

このライトデータバッファに蓄積されたデータを上記主 配憶装置に転送する手段とをさらに含むことを特徴とす る請求項1乃至5のいずれかに配載のデータ転送制御装

【請求項7】所定の割込み信号が入力される割込み信号

この割込み信号入力部に所定の割込み信号が与えられた ことに応答して、上記リードデータバッファの記憶デー 夕を無効化する手段とをさらに含むことを特徴とする請 求項1乃至6のいずれかに記載のデータ転送制御基置。

【請求項8】上記データ処理装置は、外部機器とのイン タフェースと、このインタフェースを介して外部機器と 上記主記憶装置との間でデータをDMA転送する手段 と、このDMA転送によって上記主記憶装置へのデータ の書込が終了したことに応答して割込み信号を発生する 割込み信号発生手段とをさらに含み、この割込み信号が 上記割込み信号入力部に入力されることを特徴とする語 求項7記載のデータ転送制御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CPU(中央処理装 置)、DRAM(ダイナミック・ランダム・アクセス・ メモリ)および周辺装置などから構成されるコンピュー 夕におけるCPUとDRAMとの間のデータ転送などに 適用されるデータ転送制御装置に関する。

[0002]

【従来の技術】図7は、従来から用いられているコンピ ュータの典型的な構成を示すプロック図である。CPU (中央処理装置) 1は、簡単なタイミング調整回路(図 示せず。)を介して、メモリバス10に直結されてい る。メモリパス10は、データを転送するためのライン 11、転送されるデータサイズを伝送させるためのライ ン12、およびアドレスを伝送させるためのライン13 ックのサイズをそれぞれ保持する複数のサイズレジスタ 50 を有している。メモリバス10には、制御バス15が並

設されている。

【0003】メモリバス10および制御バス15には、DRAMコントローラ2、10コントローラ3、およびフレームパッファコントローラ4が接続されている。DRAMコントローラ2は、DRAM5に対する啓込および読み出しを制御する。IOコントローラ3は、ハードディスク装置やフレキシブルディスク装置などのような外部記憶装置に対するアクセスを制御する。さらに、フレームパッファコントローラ4は、図示しない表示装置に表示させるべき画像データを配憶するためのVRAM 10(ビデオRAM)6に対するアクセスを制御する。DRAM5およびVRAM6は主配憶装置に相当する。

【0004】CPU1には、SRAM(スタティックRAM)で構成されたキャッシュメモリ8が接続されている。CPU1はメモリ管理機構を内蔵しており、このメモリ管理機構は、物理アドレスを、キャッシュアドレスと非キャッシュアドレスとに分けて管理している。アドレス空間においてキャッシュアドレスが割り当てられた領域はキャッシュ領域と呼ばれ、非キャッシュアドレスが割り当てられた領域は非キャッシュ領域と呼ばれる。

【0005】キャッシュ領域のリードアクセスでは、CPU1は、まず、キャッシュメモリ8にアクセスする。そして、キャッシュ8に必要なデータが無い場合にメモリバス10にリード要求を与える。このとき、DRAM5の配億データはCPU1にブロック転送される。CPU1はブロック転送されたデータのうち必要なデータを自身に取り込むとともに、ブロック転送されたデータの全部をキャッシュメモリ8に書き込む。これ以後は、ブロック転送されたデータに関しては、CPU1はキャッシュメモリ8にアクセスするだけで必要なデータを取得できる。

【0006】キャッシュメモリ8はSRAMで構成されているため、メモリ容量はそれほど大きくとれないが、DRAM5に比較してアクセス時間がはるかに短い。そのため、CPU1がデータを取り込む時間が短縮され、動作速度が向上する。このように、DRAM5などで構成した主記憶装置とSRAMで構成されたキャッシュメモリ8とからなる階層的なメモリを用いることで動作速*

*度を向上させることは、従来から一般的に行われている。 CPU1が実行するプログラムは、通常は、キャッシュアドレス上で動作することになる。

【0007】図8は、DRAM5からのデータの読出動作を説明するたのタイムチャートである。CPU1が制御パス15にリード信号を与えると、DRAMコントローラ2はRASクロックを生成する。このRASクロックの立ち下がりでメモリパス40からの行アドレスがDRAM5に取り込まれる。また、DRAMコントローラ2は、RASクロックの立ち下がりの後のタイミングでCASクロックを生成し、このCASクロックの立ち下がりで列アドレスが取り込まれる。その結果、所望のメモリセルのデータがDRAM5の出力端子に現れ、このデータがメモリパス10からCPU1に与えられる。図8から明らかなとおり、RASアクセス時間は、CASアクセス時間よりも長い。

【0008】一般に、RASクロックに基づいて取り込まれる行アドレスはメモリバス40からのアドレスの上位ビット部に対応しており、CASクロックに基づいてのり込まれる列アドレスは下位ビット部に対応している。連続したワードは、CASクロックに同期して入力される列アドレスを変えるだけでアクセスすることができる。すなわち、連続したワードで構成されたデータブロックは、列アドレスを変えていくことによって、連続的に読み出すことができる。なお、ワードとは、CPU1が1回のアクセスで取り込むことができるデータの単位である。

【0009】一方、メモリアクセス時間は、1ワードのデータをCPU1に転送するための1ワード転送時間よりも長い。したがって、連続した複数ワードを読み出すときには、1ワード毎のデータ転送よりもプロック転送の方が有利である。すなわち、複数のワードをDRAM5からCPU1に転送する際に、1ワード単位でデータの転送を行うと、下配第(1)式の時間を要するのに対して、プロック転送を行った場合の所要時間は下記第(2)式で与えられ、プロック転送の方が所要時間が短い。

{ (メモリアクセス時間) + (1ワード転送時間) } × (ワード数)

[0010]

.... (1)

(メモリアクセス時間) + (1ワード転送時間) × (ワード数)

.... (2)

このようなことから、キャッシュメモリ8とDRAM5との間におけるデータの転送は、プロック単位で高速に行われる。この転送の際に、CPU1は自分自身で利用するワードを取り込む。一般に、CPU1がプログラムを実行する際には、DRAM5内の配憶データがランダムに利用されるのではなく、局所的な配憶領域のデータが利用されるという傾向がある。したがって、CPU1がアクセスしたアドレスの近傍のデータをキャッシュメ 50

モリ8にプロック転送しておけば、CPU1がキャッシュメモリ8にアクセスしたときのヒット率が高くなり、 データ処理効率が向上する。

【0011】一方、非キャッシュアドレスは、たとえば、CPU1とIOコントローラ3との間のデータのやり取りのために使用される。CPU1はIOコントローラ3と直接的にデータのやり取りをするほか、IOコントローラ3から一旦DRAM5の所定の記憶領域を介し

てデータのやり取りを行う。この場合、DRAM5の一部の記憶領域は非キャッシュ領域となる。IOコントローラ3は、ハードディスク装置やフレキシブルディスク装置などの外部記憶装置に対するアクセスを制御する入出カインタフェースとして機能し、ハードディスクやフレキシブルディスクとDRAM5との間でDMA(直接メモリアクセス)転送を行う機能を有している。すなわち、DRAM5と外部記憶装置との間のデータ転送は、CPU1を介在させずに実行される。

【0012】たとえば、IOコントローラ3を介する外 10 部記憶装置からのデータがDRAM5のキャッシュ領域にDMA転送されると、キャッシュメモリ8のデータとDRAM5のデータとを一致させることができなくなるおそれがある。このような不具合を避けるために、通常では、上述のようにIOコントローラ3からのデータはDRAM5の非キャッシュアドレス領域に転送されるようにしている。換貫すれば、CPU1とIOコントローラ3とが共有しているメモリ領域は、非キャッシュ領域とされている。このような手法とは別に、IOコントローラ3とCPU1とが共有している領域からのデータの 20 読出が行われるときに、それに先立ってキャッシュメモリ8の内容を無効化し、キャッシュメモリ8内の古いデータがCPU1に読み込まれないようにする技術が採用される場合もある。

[0013]

【発明が解決しようとする課題】上述のようにキャッシュ領域のデータに関しては、キャッシュメモリ8とDR AM5との間でプロック単位でデータを転送することが一般に行われているが、その一方で、非キャッシュ領域に関するアクセスでは、CPU1は、その時点で必要と 30 されるワード以外のデータは要求しない。したがって、非キャッシュアドレスのアクセスに関しては、DRAM5のデータがプロック単位でCPU1に渡されることはない。そのため、非キャッシュ領域におけるデータの競み出しは必ず1ワード単位で行われ、連続したアドレスからのデータ競出が行われる場合であっても、上記第(1)式で表される長いアクセス時間を要していた。

【0014】したがって、非キャッシュ領域に対するデータ説出が、キャッシュ領域に関するデータ説出に比較して極めて遅いという問題があった。この問題を解決するために、DRAM5の記憶領域を全てキャッシュ領域とすることが考えられる。この場合、CPU1とIOコントローラ3とがメモリ領域を共有することになるから、この共有メモリ領域からのデータを読み込むのに先立って、キュッシュメモリ8の内容を無効化することが必要となる。

【0015】ところが、このような構成では、CPU1においてキャッシュメモリ8を無効化するための余分な処理が必要となる。そのため、DRAM5から読み込むデータが多い場合にはともかく、データが少ない場合に 50

は1ワード毎にDRAM5からデータを取得する場合よりも長い時間を要するおそれがある。したがって、DRAM5の配憶領域の全てをキャッシュ領域とすることはあまり好ましくない。

6

【0016】そこで、本発明の目的は、上述の技術的課題を解決し、主記憶装置と処理装置との間のデータ転送を高速に行わせることができるようにして処理装置の処理効率の向上を図ったデータ転送制御装置を提供することである。

[0017]

【課題を解決するための手段および作用】上記の目的を 達成するための請求項1記載のデータ転送制御装置は、 アドレス空間がキャッシュ領域と非キャッシュ領域とに 区分して管理されている処理装置と、この処理装置との 間でデータが転送される主記憶装置と、上記処理装置に 接続されているとともに上記主記憶装置の記憶データの 一部を記憶することができるキャッシュメモリとを備 え、上記処理装置が上記キャッシュメモリに記憶されて いないデータの読出のために上記キャッシュ領域内の上 記主記憶装置のアドレスにアクセスしたことに応答して 上記主記憶装置から上記キャッシュメモリに所定単位の データがプロック転送されるデータ処理装置に適用され るデータ転送制御装置であって、上記非キャッシュ領域 内の上記主記憶装置の記憶データを記憶するための所定 容量のリードデータバッファと、上記処理装置がデータ 説出のために非キャッシュ領域内の上記主記憶装置のア ドレスにアクセスしたときに、このアクセスされるアド レスのデータが上記リードデータバッファに記憶されて いるかどうかを判定する判定手段と、この判定手段によ って、上記処理装置がアクセスした非キャッシュ領域の アドレスのデータが上記リードデータバッファに記憶さ れていないと判定されたときに、上記主記憶装置から上 記処理装置がアクセスしたアドレスの記憶データを含む 所定サイズのデータブロックを読み出して上記リードデ ータパッファに転送する手段と、上記主記憶装置から上 記リードデータバッファに転送されるデータブロック中 のデータのうち、上記処理装置がアクセスしたアドレス のデータを上記処理装置に与える手段と、上記判定手段 によって、上記処理装置がアクセスした非キャッシュ領 域のアドレスのデータが上記リードデータバッファに配 憶されていると判定されたときに、上記リードデータバ ッファから上記処理装置がアクセスしたアドレスのデー 夕を読み出して上記処理装置に与える手段とを含むこと を特徴とする。

【0018】この構成によれば、非キャッシュ領域内の主記憶装図の記憶データを記憶するためにリードデータパッファが備えられる。そして、処理装置が非キャッシュ領域内の主記憶装置のアドレスにアクセスしたときに、そのアドレスのデータがリードデータバッファに記憶されているかどうかが判定される。そのアドレスのデ

ータがリードデータバッファ内に無い場合には、そのア ドレスの記憶データを含む所定サイズのデータプロック が主配憶装置からリードデータパッファに転送される。 この転送されるデータブロックのなかで処理装置がアク セスしたアドレスのデータは処理装置に与えられる。

【0019】一方、判定手段によって、処理装置がアク セスしたデータがリードデータバッファに記憶されてい ると判定されたときには、このリードデータパッファの 記憶データが処理装置に与えられる。すなわち、主記憶 装置からのデータ読出を行うことなく、必要なデータを 10 処理装置に与えることができる。このようにして、非キ ャッシュ領域内における主記憶装置からのデータの読出 をデータブロック毎に行わせ、説み出されたデータブロ ックをリードデータバッファに記憶させておくことで、 主記憶装置へのアクセス時間が短縮される。

【0020】しかも、たとえば、主記憶装置の記憶領域 において外部機器からのデータが転送される領域を非キ ャッシュ領域としておけば、主記憶装置の記憶領域に対 応するすべてのアドレス領域をキャッシュ領域とする場 合のように、処理装置がキャッシュメモリを無効化する 必要が生じることもない。すなわち、主配憶装置の記憶 領域にキャッシュ領域と非キャッシュ領域とが混在して いる状態で主記憶装置と処理装置との間のデータ転送を 高速化することができる。その結果、処理装置の処理効 率が格段に向上されることになる。

【0021】請求項2記載のデータ転送制御装置は、上 記処理装置がデータ書込のために上記リードデータバッ ファに配憶されたデータに対応するアドレスにアクセス したときに、上記リードデータバッファの記憶データを 無効化する手段をさらに含むことを特徴とする。この構 成では、リードデータバッファに記憶されたデータに対 応するアドレスに対するデータ豊込が行われるときに、 リードデータパッファの記憶データが無効化される。リ ードデータパッファの記憶データに対応したアドレスへ のデータ書込が行われると、リードデータバッファの記 億データはもはや主記憶装置の記憶データと一致しなく なる。そこで、このような場合にリードデータバッファ の記憶データを無効化することで、誤ったデータが処理 装置に与えられることを防止できる。

【0022】請求項3記載のデータ転送制御装置は、上 40 配処理装置が非キャッシュ領域のアドレスにアクセスし たときに、アクセスされたアドレスに基づいて上記主記 **憶装置から上記リードデータバッファに転送すべきデー** タブロックのサイズを定めるブロックサイズ設定手段を さらに含むことを特徴とする。この構成によれば、処理 装置がアクセスするアドレスに応じて、転送されるデー タブロックのサイズを変化させることができる。そのた め、処理装置がアクセスするアドレスに対応したハード ウェア(メモリ索子や入出力インタフェース)ごとに適

装置が複数個のメモリ案子で構成されているような場合 に、或るメモリ索子は比較的大きなサイズのデータブロ ックをプロック転送することができるけれども、他のメ モリ素子は比較的小さなサイズのデータブロックをプロ ック転送できるに過ぎないという場合も生じ得る。この ような場合に、本発明では、各メモリ索子ごとに適切な データブロックのサイズを設定できる。

【0023】 請求項4記載のデータ転送制御装置は、上 記プロックサイズ設定手段が、上記処理装置のアドレス 空間を区分して得られる複数のアドレス領域にそれぞれ 対応するとともに、データプロックのサイズをそれぞれ 保持する複数のサイズレジスタと、上記処理装置がアク セスするアドレスが属するアドレス領域に対応した上配 サイズレジスタが保持するサイズを、上記主記憶装置か ら上記リードデータバッファに転送すべきデータブロッ クのサイズとして選択する手段とを含むものであること を特徴とする。

【0024】この構成により、処理装置がアクセスする アドレスがいずれのアドレス領域に属するかによって、 複数のサイズレジスタのいずれかが選択され、適切なデ ータプロックのサイズが設定されることになる。 請求項 5 記載のデータ転送制御装置は、上記処理装置のアドレ ス空間は上記主記憶装置のアドレス空間よりも大きくと られており、上記主記憶装置のアドレス空間の少なくと も一部は上記処理装置のアドレス空間の異なる領域に対 して重複して対応付けられていることを特徴とする。

【0025】この構成では、主記憶装置のアドレス空間 の少なくとも一部が処理装置のアドレス空間の異なる領 域に対して重複して対応付けられている。そのため、主 記憶装置側の1つのアドレスを処理装置側の異なる複数 のアドレスに対応させることができる。したがって、如 理装置がアクセスするアドレス毎にプロックサイズを異 ならせるとすれば、主配憶装置の或るアドレス領域から リードデータバッファにデータを転送させる際のデータ ブロックのサイズを複数種類に設定することができる。

【0026】請求項6記載のデータ転送制御装置は、上 記処理装置が上記主記憶装置に書き込むべきデータを出 力したときに、そのデータを一時蓄積する所定容量のラ イトデータパッファと、このライトデータパッファに蓄 積されたデータを上配主配憶装置に転送する手段とをさ らに含むことを特徴とする。

【0027】この構成によれば、主記憶装置に書き込む べきデータはライトデータパッファに一旦蓄積され、そ の後に主記憶装置に転送される。ライトデータバッファ から主記憶装置へのデータ転送は、処理装置の処理とは 無関係なタイミングで行えるから、たとえば、主記憶装 置からのデータ読出を阻害しないタイミングで行うこと ができる。そのため、処理装置がデータ読出とデータ書 込とを繰り返し行うような場合には、読出動作を優先的 切なサイズを設定することができる。たとえば、主記憶 50 に行わせる一方で、書き込むべきデータをライトデータ

パッファに蓄積しておけば、データ読出/書込処理を効 率的に行える。

【0028】また、ライトデータバッファに或る程度の 量のデータが替積された時点で、その蓄積されたデータ をまとめて主記憶装置に転送するようにすれば、主記憶 装置に対するデータ番込のためのアクセス時間を短縮で きる。請求項7記載のデータ転送制御装置は、所定の割 込み信号が入力される割込み信号入力部と、この割込み 信号入力部に所定の割込み信号が与えられたことに応答 して、上記リードデータバッファの配徳データを無効化 10 する手段とをさらに含むことを特徴とする。

【0029】この構成によれば、割込み信号入力部に所定の割込み信号が入力されることでリードデータバッファの配憶データが無効化される。たとえば、請求項8に記載されているように、データ処理装置が、外部機器とのインタフェースと、このインタフェースを介して外部機器と上記主記憶装置との間でデータをDMA転送する手段と、このDMA転送によって上記主記憶装置へのデータの書込が終了したことに応答して割込み信号を発生する割込み信号発生手段とを有している場合には、割込み信号発生手段からの割込み信号が割込み信号入力部に入力されるようにしてもよい。

【0030】この場合には、DMA転送によって主記憶装置にデータの審込が行われた場合に、リードデータバッファの記憶データが無効化されることになる。すなわち、DMA転送によって主記憶装置にデータが書き込まれた場合には、リードデータバッファの記憶データと、リードデータパッファに記憶されているデータに対応したアドレスにおける主記憶装置の記憶データとが一致しないおそれがある。そこで、このような場合には、リー30ドデータバッファの記憶データを無効化することとしている。なお、リードデータバッファを無効化するために処理装置が特別な処理を行う必要はないから、処理装置の処理効率が阻害されることはない。

[0031]

【実施例】以下では、本発明の実施例を、添付図面を参照して詳細に説明する。図1は本発明の一実施例のデータ転送制御装置が適用されたコンピュータの構成を示すプロック図である。処理装置としてのCPU21は、本発明の一実施例のデータ転送制御装置であるパスコントローラ50を介してメモリパス40および制御パス45に接続されている。メモリパス40および制御パス45には、DRAM25がDRAMコントローラ22を介して接続されており、ハードディスク装置やフレキシブルで接続されており、ハードディスク装置やフレキシブルフィスク装置などの外部記憶装置(図示せず。)が10コントローラ23を介して接続されており、CRT(陰極線管)等の表示装置(図示せず。)に与えるべきデータを記憶するVRAM26がフレームパッファコントローラ24を介して接続されている。DRAM25およびVRAM26け古記憶共興に担当する。メエリバス40

は、データを伝送させるためのライン41、データサイズを伝送させるためのライン42、およびアドレスを伝送させるためのライン43を有している。

10

【0032】CPU21には、DRAM25の記憶デー タの一部を記憶するためのキャッシュメモリ28が接続 されている。CPU21はアドレス管理機構を内部に有 しており、このアドレス管理機構は、CPU21がアク セスするアドレス空間をキャッシュ領域と非キャッシュ 領域とに分けて管理している。キャッシュ領域とは、C PU21がDRAM25やVRAM26にリードアクセ スを行ったときに、DRAM25などの記憶データがデ ータプロック単位(たとえば8ワード)で読み出されて キャッシュメモリ28に転送される領域である。また、 非キャッシュ領域とは、CPU21のアクセス時にキャ ッシュメモリ28へのデータ転送が行われないアドレス 領域である。CPU21が必要とするデータがキャッシ ュメモリ28に配憶されているかぎり、CPU21はD RAM25にアクセスすることなく、単にキャッシュメ モリ28にアクセスするだけで処理を実行できる。

【0033】CPU21とパスコントローラ50とは、CPUアドレスパス31およびCPUデータパス32などを介して接続されている。CPU31がデータリードのためにアドレスパス31に与えたアドレスは、ライン51からアドレスマルチプレクサ52を介してメモリバス40のアドレス用ライン43に与えられる。アドレスは、たとえば32ビットからなっており、データリードが行われるときの下位ビット部はライン53からの信号に置換される。

【0034】ライン53はアドレス制御回路54に接続されており、このアドレス制御回路54には、ライン33を介してCPU21からのCPU制御信号が与えられている。マルチプレクサ52は、アドレス制御回路54からライン55を介して与えられるリード/ライト制御信号に応答して切り扱わるものである。すなわち、データリードの際にはライン51からのアドレスをメモリバス40に与え、データライトの際にはライン56からのアドレスをメモリバス40に与える。ライン56は、ライトアドレスパッファ92に接続されている。

【0035】メモリバス40からのリードデータは、データ用ライン41からライン60を介して、リードデータバッファ61およびリードデータマルチブレクサ62に入力される。リードデータバッファ61は、後述するブロックサイズ発生回路69が発生する最大のブロックサイズのデータを記憶することができる容量を有しており、アドレス制御回路54によってデータの掛込/読出が制御される。

極線管)等の表示装置(図示せず。)に与えるべきデー 【0036】リードデータパッファ61はプロックサイタを記憶するVRAM26がフレームパッファコントロ ズ発生回路69が発生したプロックサイズのワード群で ーラ24を介して接続されている。DRAM25および あるデータプロックを単位としてデータの記憶を行う。 VRAM26は主記憶装置に相当する。メモリバス40 *50* この場合、そのデータプロックに対応したDRAM25 やVRAM26のアドレスの上位ピット部の共通部分が 後述するアドレスレジスタ75に保持される。データブ ロックを構成する各ワード毎のアドレスの下位ピット部 (この下位ピット部のアドレスを、以下では「ブロック 内アドレス」という。) は相互に異なっている。リード データバッファ61に配憶されたデータブロック中の特 定のワードの読出は、そのワードに対応したプロック内 アドレスをアドレス制御回路54からリードデータバッ ファ61に与えることによって行われる。

【0037】リードデータパッファ61の出力データ は、リードデータマルチプレクサ62に与えられてい る。このリードデータマルチプレクサ62は、アドレス 制御回路54からライン63を介して与えられる制御信 号に基づき、ライン60からのデータとリードパッファ 61からのデータのうちのいずれかを選択してCPUデ ータバス32に与える。

【0038】 CPU21は、データリードを行う際に、 ライン34からアドレス制御回路54の転送サイズを与 える。この転送サイズは、キャッシュ領域へのアクセス ックサイズであり、非キャッシュ領域へのアクセスの際 には1ワードである。ただし、ライン33からのCPU 制御信号によって、ワード中の特定のバイトが指定され る場合もある。

【0039】転送サイズを表すデータはさらに、ライン 66からプロックサイズマルチプレクサ68に与えられ ている。プロックサイズマルチプレクサ68には、CP U21がアクセスするアドレスに対応したプロックサイ ズを発生するブロックサイズ発生回路69からのブロッ クサイズデータが入力されている。プロックサイズ発生 30 回路69は、CPUアドレスパス31からライン70を 介して与えられるアドレスの上位ピット部に基づいてブ ロックサイズを設定する。また、ブロックサイズ発生回 路69は、プロックサイズとして1ワードのサイズを指 定するときには、プロック転送を行わないことを表す情 報をライン98からアドレス制御回路54に与える。

【0040】プロックサイズマルチプレクサ68は、ア ドレス制御回路54からライン71を介して与えられる 制御信号によって切り換えられる。この制御信号によっ て、プロックサイズマルチプレクサ68は、キャッシュ 40 領域へのリードアクセスの際にはライン66からの転送 サイズを選択し、非キャッシュ領域へのリードアクセス の際にはプロックサイズ発生回路69からのプロックサ イズを転送サイズとして選択する。このように、ブロッ クサイズ発生回路69およびプロックサイズマルチプレ クサ68によりプロックサイズ設定手段が構成されてい

【0041】プロックサイズマルチプレクサ68から出 力される転送サイズは、さらに、別のプロックサイズマ 12

ルチプレクサ73は、アドレス制御回路54からライン 55に導出されるリード/ライト制御信号により切り換 えられるもので、プロックサイズマルチプレクサ68か らの転送サイズとライトサイズパッファ94からの転送 サイズとのいずれかを選択し、メモリパス40のサイズ 用ライン42に与える。

【0042】CPUアドレスパス31からのアドレスが 与えられるライン51には、アドレスレジスタ75が接 続されている。このアドレスレジスタ75は、アドレス 制御回路54からライン76を介して与えられるアドレ スラッチ信号に基づいて、ライン51に与えられている アドレスの上位ピット部をラッチする。このアドレスレ ジスタ75は、リードデータバッファ61に記憶された データブロックのアドレスを保持するためのものであ り、リードデータパッファ61内のデータが有効か無効 かを表す有効フラグを有している。この有効フラグは、 アドレス制御回路54の働きによって、リードデータバ ッファ61の記憶データが有効であるときにはセットさ れ、無効であるときにはリセットされる。そして、その の際には、キャッシュメモリ28に転送させるべきプロ 20 状態は、ライン74を介してアドレス制御回路54によ りモニタされる.

> 【0043】アドレスレジスタ75に保持されたアドレ スは、マスク回路77を介してアドレス比較器80に入 力されている。このアドレス比較器80には、CPUア ドレスパス31からのアドレスも、ライン70からマス ク回路 7 8 を通して入力されている。アドレス比較器 8 0は、入力された2つのアドレスの上位ビット部が一致 したときに、アドレス一致信号を出力して、ライン81 からアドレス制御回路54に与える。このアドレス比較 器80およびアドレスレジスタ75などによって、判定 手段が構成されている。

> 【0044】マスク回路77、78は、ブロックサイズ 発生回路69が生成するプロックサイズに基づいて動作 し、プロックサイズに対応した下位ビット部のアドレス をマスクする。これにより、アドレス比較器80では、 プロックサイズ発生回路69が生成するプロックサイズ 単位でアドレスの一致/不一致が判定されることにな

> [0045] CPU21 MDRAM 25 VRAM 26 にデータを書き込むためのデータライト動作を行う際に CPUアドレスパス31に導出されるアドレスは、ライ ン91を介して、ライトアドレスパッファ92に入力さ れる。また、售き込むべきデータは、CPUデータパス 32からライトデータバッファ93に入力される。ま た、掛き込むべきデータの転送サイズは、ライトサイズ パッファ94に入力される。ライトデータバッファ93 は、ライン60を介して、メモリパス40のデータ用ラ イン41に接続されている。

【0046】ライトデータパッファ93はたとえば32 ルチプレクサ73に与えられる。このブロックサイズマ 50 ワード分のデータを記憶することができるものであり、

このライトデータバッファ92に書き込まれたデータは、或る程度(たとえば1~8ワード程度) 落積された後に、メモリバス40が使用されていないときに、DRAM25やVRAM26にプロック転送される。上述のような構成によって、CPU21がキャッシュ気モリ28にアクセスするときは、CPU21はまずキャッシュメモリ28に必要なデータが配憶されていれば、そのデータを取得する。キャッシュメモリ28に必要なデータが配憶されていれば、そのデータがないときには、CPU21は、CPUアドレスバス31にデータリードを行うべきアドレスを出力する。同時に、アドレス制御回路54には、データリードであることを表す制御信号をライン33から与え、転送サイズをライン34から与える。

【0047】これにより、アドレス制御回路54は、ライン55に院出動作であることを表す信号を導出する。その結果、アドレスマルチプレクサ52はライン51からのアドレスを選択し、プロックサイズマルチプレクサ73は、マルチプレクサ68からの転送サイズを選択する。また、アドレス制御回路54は、ライン71にキャッシュ領域のアクセスであることに対応して、ライン66からの転送サイズを選択させるための制御信号を導出する。このようにして、DRAMコントローラ22には、キャッシュ領域のアドレスと転送サイズとが与えられる。

【0048】 DRAMコントローラ22の働きによって DRAM25から読み出されたデータは、メモリバス40から、ライン60に入力される。アドレス制御回路54は、キャッシュ領域へのアクセスであることに対応してマルチプレクサ63を制御し、ライン60からのデータを選択させる。そのため、ライン60からのデータは そのままCPUデータバス32を介してCPU21に与えられる。CPU21は、自己が必要とするデータを内部に取り込むとともに、プロック転送されてきたデータの全部をキャッシュメモリ28に書き込む。

【0049】次に、CPU21が非キャッシュ領域にアクセスしてデータリードを行う場合の動作について説明する。CPU21は、非キャッシュ領域に対応したアドレスをCPUアドレスパス31に出力する。このとき、アドレス制御回路54には、ライン33からは説出動作であることを表す信号が与えられ、ライン34からは転送サイズとして1ワードを表す信号が入力される。ただし、制御信号によってワード中の特定のパイトが指定される場合もあるが、このような制御信号は、プロックサイズが1ワードでない場合には、アドレス制御回路54によってワードでない場合には、アドレス制御回路54によってワードを指定する信号に修正される。プロックサイズが1ワードであればプロック転送は行われないので、制御信号の修正は行われない。

【0050】アドレス制御回路54は、上述のような制 50

14

御信号および転送サイズの入力に応答して、ライン74 からの信号を参照し、リードデータパッファ61の記憶 データが有効か無効かを判定する。同時に、ライン98 からの信号を参照して、プロック転送を行うか否かを判 定する。そして、リードデータバッファ61の記憶デー タが有効で、かつ、ブロック転送を行うアドレス(転送 サイズ発生回路69が2ワード以上の転送サイズを発生 するアドレス)であれば、次に、ライン81から与えら れるアドレス比較器80の出力を監視する。CPU21 が出力したアドレスとアドレスレジスタ75の保持アド レスの各上位ピット部が一致したことを表す信号が与え られた場合には、アドレス制御回路54は、リードデー タパッファ61に対して、ライン70からのアドレスの 下位ピット部をプロック内アドレスとして与える。ま た、アドレス制御回路部54は、マルチプレクサ62に おいて、リードデータパッファ61の出力データを選択 させる。これにより、DRAM25やVRAM26に対 するメモリアクセスを経ることなく、CPU21は、必 要なデータを取得できる。

(0051) 一方、リードデータバッファ61の記憶データが無効である場合や、プロック転送を行わないアドレスの場合や、アドレスレジスタ75の保持アドレスとCPU21が出力したアドレスとが不一致である場合には、DRAM25やVRAM26へのメモリアクセスが行われる。具体的に説明すると、アドレス制御回路54は、ライン55にデータリードに対応した制御信号を出力してマルチプレクサ52および73をそれぞれデータリード側に接続させる。そして、プロックサイズマルチプレクサ68には、プロックサイズ発生回路69が発生するプロックサイズを選択させる。なお、プロック転送を行わない場合には、ライン66からの転送サイズとなる。

【0052】さらに、アドレス制御回路54は、ブロックサイズ発生回路69から与えられるブロックサイズとライン70から与えられるアドレスの下位ピット部とに基づいて、CPU21が出力したアドレスの下位ピット部の値の近傍の上記ブロックサイズ分の連続した下位アドレスを生成して、ライン53に供給する。これにより、DRAMコントローラ22またはフレームバッファコントローラ24には、CPU21が発生したアドレスが供給されるとともに、ブロックサイズマルチブレクサ73からは、ブロックサイズが供給される。その結果、DRAMコントローラ22またはフレームバッファコントローラ24の働きによって、DRAM25またはVRAM26からのデータが説み出され、データ用ライン41からライン60に入力される。

【0053】このとき、アドレス制御回路54は、アドレスレジスタ75にライン51に導出されたアドレスの上位ピット部をラッチさせるとともに、上記の有効フラ

グをセットする。さらに、アドレス制御回路54は、リードデータバッファ61に掛込動作を行わせ、ライン60からの上記プロックサイズ分のデータを配憶させる。マルチプレクサ62は、CPU21が出力したアドレスに対応したワードがライン60に導出されるタイミングにのみ、ライン60側に接続される。

【0054】このようにして、リードデータパッファ61には、CPU21が出力したアドレスの近傍のブロックサイズ分のデータが保持される。そして、CPU21には必要な1ワードのデータがCPUデータパス32を10介して与えられる。これ以後は、ブロック転送を行わない場合を除き、CPU21がアドレスレジスタ75に記憶された上位アドレスに等しい上位アドレスを有するアドレスに対してリードアクセスを行う際には、CPU21が必要とするデータはリードデータパッファ61からマルチプレクサ62を軽てCPUデータパス32に返されることになる。これにより、CPU21は、非キャッシュ領域へのリードを極めて高速に行うことができる。

【0055】図2は非キャッシュ領域からのデータリー ド動作を説明するためのタイムチャートである。図2 (a) ~(d) はCPU21側の信号タイミングを示し、図 2(e)~(h) はメモリパス40側の信号タイミングを示 している。さらに詳細に説明すると、図2(a) はCPU 21がライン33に導出する制御信号としてのCPUリ ード信号を示し、図2(b) はCPUアドレスパス31に 導出されるCPUアドレスを示し、図2(c) はライン3 4 に導出される転送サイズのデータを示し、図 2 (d) は CPUデータパス32に導出されるCPUデータを示 す。また、図2(e)は制御パス45に導出されるリード 信号を示し、図2(f) はアドレス用ライン43に導出さ れるメモリバスアドレスを示し、図2(g) は転送サイズ 用ライン42に導出される転送サイズのデータを示し、 図2(h) はデータ用ライン41に導出されるデータを示 している。

【0056】時刻t1に、CPU21は、CPUリード信号を立ち下げるとともに、CPUアドレスAA、転送サイズSAを出力する。これに応答して、アドレス制御回路54は、アドレスレジスタ75の存効フラグを調べ、さらに、アドレスレジスタ75の保持アドレスとCPUアドレスとの一致/不一致を調べる。その結果、有効フラグがリセットされていたり、アドレスが不一致であったりすると、時刻t2に制御バス45に与えられるリード信号が立ち下がる。このとき、アドレス用ライン43にはアドレスAAに対応したアドレスAAにがアドレスマルチプレクサ52から与えられ、プロックサイズのデータ(図2では4ワードを表すデータ)がブロック*

 $(TD1+TT) \times BS$

 $TD1+TT+(TD2+TT)\times(BS-1)$

ただし、TD1 ··· 第1データ転送時間 TD2 ··· 第2データ転送時間

TT ・・・・ 1ワード転送時間 50 BS ・・・・ プロックサイズ

*サイズマルチプレクサ73から転送サイズ用ライン42 に与えられる。

16

【0057】これに応答して、DRAMコントローラ22またはフレームパッファコントローラ24が動作し、時刻t3からの期間に、プロックサイズ分のデータD1、D2、D3、・・・・(これらはそれぞれ1ワードのデータである。)がDRAM25またはVRAM26から次々と読み出され、データ用ライン41に導出される。このデータD1、D2、D3、・・・・はリードパッファ61に替えられる。

【0058】一方、CPUアドレスAAに対応したデータD1がデータ用ライン41に導出されている期間内の時刻t4には、リードデータマルチブレクサ62がライン60側に切り換えられ、データD1がCPUデータバス32からCPU21に与えられる。このようにして、CPU21は、メモリアクセス時間TMよりも若干長い第1データアクセス時間TD1で必要なデータD1を取得する。なお、アドレスレジスタ75には、アドレスAAの上位ビット部が保持され、その有効フラグはセット20される。

【0059】時刻t11からの期間に、CPU21は、リード信号を再び立ち下げ、CPUアドレスABおよび転送サイズSBを出力する。このとき、CPUアドレスABの上位ピット部がアドレスレジスタ75の保持アドレスと一致すると、アドレス制御回路54は、そのCPUアドレスABの下位ピット部で表されるプロック内アドレスのデータをリードデータパッファ61から出力させる。このデータが、マルチプレクサ62からCPUパス32を介してCPU21に与えられる。こうして、DRAM25またはVRAM26へのアクセスを行うことなく、CPU21は必要なデータD2を取得することになる。この場合、CPU21はデータD2を取得するのに、メモリアクセス時間TMよりもはるかに短い第2データアクセス時間TD2を要するに過ぎない。

【0060】時刻t21からの期間には、同様にして、データD3が第2データアクセス時間TD2で取得される。このようにして、データプロック単位でデータリードを行い、そのデータをリードバッファ61に蓄えておくことによって、近接したアドレスへのアクセスが相次いで行われる際におけるデータアクセス時間を極めて短くすることができる。

【0061】具体的には、連続ワードのリードを行う際に、従来では、下配第(3) 式の時間を要していたのに対して、本実施例では、下配第(4) 式の時間を要するに過ぎない。

(3)

.... (4)

したがって、下記第(5) 式に示す時間だけ、データアク セス時間を短縮できる。これにより、1ワードのデータ リードの際には、データアクセス時間は変わらないが、 同一データブロック内の複数ワードに関するデータリー* *ドが相次いで行われる際には、全体のデータアクセス時 間を格段に短縮できることが理解される。

18

[0062]

 $BS(TD1+TT) - \{TD1+TT+(BS-1)(TD2+TT)\}$ =TD1+TT+(BS-1)(TD1+TT)-TD1-TT-(BS-1)(TD2+TT)

= (BS-1) (TD1-TD2)

次に、DRAM25と外部記憶装置との間でDMA (直 接メモリアクセス) 転送が行われた場合の動作について 説明する。

【0063】たとえば、10コントローラ23の働きに よって、外部配憶装置からDRAM25にデータがDM A転送されたときに、データが格納されたDRAM25 の配憶領域と、リードデータバッファ61に格納された データのアドレス領域とが重なったとする。この場合に は、リードデータパッファ61に保持されたデータは、 DRAM25内のデータとは異なることになる。したが って、CPU21のアクセスに応答してリードデータバ ッファ 6 1 内のデータをCPU 2 1 に返すと、リードエ ラーとなる。すなわち、DMA転送が行われた後には、 リードデータバッファ61内のデータは無効である可能 性がある。

【0064】そこで、本実施例では、DMA転送が行わ れた後には、アドレス制御回路54の働きによって、ア ドレスレジスタ75の有効フラグをリセットして、リー ドデータバッファ61の記憶データが無効化される。有 効フラグのリセットは、制御パス45からライン96を 介して与えられる割込み信号に応答して行われる。この 場合に、CPU21は何らの処理を行う必要もないの で、CPU21が実行するソフトウェアにおいて特に工 30 夫をしなくても、リードデータパッファ61内の古いデ ータがCPU21に読み込まれることがない。

【0065】なお、上述のように本実施例では、アドレ ス制御回路54が割込み信号入力部に相当している。ま た、上記の割込み信号は、IOコントローラ23から発 生される。すなわち、IOコントローラ23が割込み信 号発生手段に相当する。なお、リードデータバッファ 6 1内の古いデータがCPU21に読み込まれることを確 実に防止する他の方法として、次のような動作が行われ ることがある。すなわち、アドレス制御回路54は、リ 40 ードデータバッファ61内の古いデータを廃棄するため に、ライン97からCPU21に割込み信号を与える。 この割込み信号に応答して、CPU21は、アドレスレ ジスタ75に保持されたアドレスとは別のアドレス (こ のアドレスはメモリパス40のアドレス空間外のダミー のアドレスであってもよい。) に対するリード動作を行 う。このリード動作の際のアドレスは、予め決められた 一定のアドレスであってもよい。

【0066】この場合に、ブロックサイズ発生回路69 は、たとえば最大のプロックサイズを発生する。その結 50 保持された値とを比較し、その比較結果に対応した信号

果、最大のプロックサイズ分のデータが、リードデータ パッファ61にプロック転送される。その後にCPU2 10 1が非キャッシュ領域にアクセスしたときには、リード データパッファ61内のデータは再び書き換えられるか ら、リードデータバッファ61の容量をたとえばプロッ クサイズ発生回路69が発生する最大のプロックサイズ 程度にしておけば、CPU21が非キャッシュ領域のデ ータを取得しようとするときに、リードデータバッファ 61内にDRAM25内のデータと一致しない古いデー 夕が残っているという事態を確実に回避できる。

【0067】図3はプロックサイズ発生回路69の構成 例を説明するためのプロック図である。プロックサイズ 発生回路69は、たとえば、4個のサイズレジスタ10 20 1, 102, 103, 104を備えている。このサイズ レジスタ101, 102, 103, 104はプロックサ イズを保持するためのものであり、たとえば、CPU2 1から異なるプロックサイズがセットされる。サイズレ ジスタ101、102に保持されたプロックサイズは、 第1のマルチプレクサ111においていずれか一方が選 択される。そして、第1のマルチプレクサ1110出力 とサイズレジスタ103が保持するプロックサイズとが 第2のマルチプレクサ112において選択され、次に、 第2のマルチプレクサ112の出力とサイズレジスタ1 04が保持するプロックサイズとが第3のマルチプレク サ113において選択され、いずれか一方がプロックサ イズマルチプレクサ68に与えられる。同時に、このプ ロックサイズは、サイズ比較器141において1ワード か否かを比較されて、その結果は、アドレス制御回路 5 4に与えられる。

【0068】第1のマルチプレクサ111は、アドレス の大小を比較するアドレス比較器121の出力によって 切換え制御され、第2のマルチプレクサ112はアドレ ス比較器122の出力によって切換え制御される。アド レス比較器121は、ライン70 (図1参照) から入力 される上位アドレスと、マップレジスタ131に書えら れた値とを大小比較し、その比較結果に対応した信号を 第1のマルチプレクサ111に与える。同様に、アドレ ス比較器122は、ライン70から入力される上位アド レスとマップレジスタ132に保持された値とを比較 し、その比較結果に対応した信号を第2のマルチプレク サ112に与え、アドレス比較器123は、ライン70 から入力される上位アドレスとマップレジスタ133に

を第3のマルチプレクサ113に与える。

【0069】マップレジスタ131,132,133には、CPU21から、たとえば相互に異なる上位アドレス値がセットされる。図4はブロックサイズ発生回路69の動作を説明するための図であり、CPU21側のアドレスマップとメモリバス40側のアドレス空間との対応関係、およびCPU21がアクセスするアドレスに対応したブロックサイズが示されている。

【0070】メモリバス40側のアドレス空間には、DRAM25の記憶アドレス領域151、VRAM26の 10 記憶アドレス領域152および10コントローラ23の制御による入出力用のアドレス領域153が存在する。DRAM25の記憶領域151は、データ記憶用の領域151Aとプログラム転送用領域151Bとに区分されており、データ記憶用の領域151Aの一部はDMA転送とCPU21用のデータ記憶との両方に用いられる共有部151Cとなっている。

【0071】一方、CPU21側には、メモリバス40側の領域151A, 151B, 152および153のそれぞれに1対1に対応する領域161, 162, 163, 164が設けられている。そして、領域161内のアドレスに関するデータリードに際しては、ブロックサイズは16ワードとされ、領域162内のアドレスに関するデータリードに際しては、ブロックサイズは4ワードとされ、領域163内のアドレスのデータリードではブロックサイズは8ワードとされ、領域164のアドレスに関してはプロック転送は行われない。なお、共有部151Cは非キャッシュ領域とされるが、それ以外のDRAM25およびVRAM26の記憶領域に対応したアドレス領域に関しては、キャッシュ領域と非キャッシュ領域との区分は任意に設定されてもよい。

【0072】図4のアドレスマップに従ってブロックサイズを定めるためには、図3の構成において、たとえば、サイズレジスタ101にブロックサイズとして「16ワード」を保持させ、サイズレジスタ102にブロックサイズとして「4ワード」を保持させ、サイズレジスタ103にブロックサイズとして「8ワード」を保持させ、サイズレジスタ104にブロックサイズとして「1ワード」を保持させる。さらに、マップレジスタ131には領域161内の最上位となるアドレス(領域161と領域162と領域162内の最上位となるアドレス)を保持させ、マップレジスタ132には領域162内の最上位となるアドレス)を保持させ、マップレジスタ133には領域163内の最上位となるアドレス(領域163と領域164との境界のアドレス)を保持させる。

【0073】そうすると、ライン70からのアドレスが 領域161内のアドレスを超えていなければ、第1のマ ルチプレクサ111はサイズレジスタ101からのプロ ックサイズを選択し、第2マルチプレクサ112は第1 50 20

マルチプレクサ111からのプロックサイズを選択し、 第3のマルチプレクサ113はマルチプレクサ112か らのプロックサイズを選択する。また、ライン70から のアドレスが領域162内を超えていなければ、第1マ ルチプレクサ111はサイズレジスタ102のプロック サイズを選択し、第2マルチプレクサ112は第1マル チプレクサ111からのプロックサイズを選択し、第3 のマルチプレクサ113はマルチプレクサ112からの プロックサイズを選択する。そして、ライン70からの アドレスが領域163内のアドレスなら、第1マルチプ レクサ111はサイズレジスタ102を選択し、第2マ ルチプレクサ112はサイズレジスタ103からのプロ ックサイズを選択し、第3のマルチプレクサ113は第 2マルチプレクサ112からのブロックサイズを選択す る。さらに、ライン70からのアドレスが領域164内 のアドレスなら、第3のマルチプレクサ113はサイズ レジスタ104からのプロックサイズを選択する。

【0074】このようにして、領域161に関してはプロックサイズとして「16ワード」を出力させ、領域162に関してはプロックサイズとして「4ワード」を出力させ、領域163に関しては、プロックサイズとして「8ワード」を出力させ、領域164については、プロックサイズとして「1ワード」を出力させることができる。

ドとされ、領域163内のアドレスのデータリードでは プロックサイズは8ワードとされ、領域164のアドレ スに関してはプロック転送は行われない。なお、共有部 151 C は非キャッシュ領域とされるが、それ以外のD R A M 25 およびVRA M 26 の記憶領域に対応したアドレス領域に関しては、キャッシュ領域と非キャッシュ 30 (0072) 図4のアドレスマップに従ってプロックサイズとして「1 で、 図3の構成において、たとえば、サイズレジスタ101にプロックサイズとして「1 特定される場合にも、そのような制御信号はそのまま制 6 ワード」を保持させ、サイズレジスタ102にプロッ

【0076】このようにして、アクセス先に応じてプロックサイズを異ならせることができる。そのため、或るハードウェアでは短いプロックサイズでのプロック転送のみが可能で、他のハードウェアでは長いプロックサイズでのプロック転送が可能であるような場合であっても、各ハードウェアに対応して最適なプロック転送サイズを設定することができる。このことは、CPU21のリードアクセスの高速化に寄与する。

【0077】なお、CPU側の持つアドレス空間がメモリバス側のアドレス空間よりも大きい場合には、メモリマップを図5のように設定することもできる。すなわち、領域160、領域170および領域180がメモリバス側のアドレス空間に重複して対応付けられている。この場合、CPU21のアドレスの上位ピット部であってメモリバス40側で使っていないアドレスピットを用

いて、領域160,170,180とメモリバス側のア ドレス空間との対応付けを選択することができる。

【0078】具体的には、たとえば、図3に示されたプ ロックサイズ発生回路69を領域160,170,18 0に対応させて3個設け、この3個のブロックサイズ発 生回路の出力を、CPUアドレスの上位ピット部で切換 え制御されるマルチプレクサによって選択させればよ い。もっとも、図5の場合には、領域170ではブロッ ク転送は行われないのであるから、この領域170につ いてはCPU21からライン33を介してアドレス制御 回路54に制御信号を与え、プロックサイズマルチプレ クサ68においてライン66からの転送サイズを選択さ せればよい。また、領域180では、全領域でブロック サイズが4ワードとされるので、この領域180に対応 したプロックサイズ発生回路69は、1つのサイズレジ スタで構成できる。

【0079】この構成では、CPU側のアドレスを変え ることにより、同じDRAMアドレスに対して、異なる 転送プロックサイズを指定することが可能になる。この ため、データリードが連続ワードで行われないプログラ ムの実行時には領域170を用いることによって1ワー ド単位のデータ転送を行わせる一方で、データリードが 連続ワードで行われるプログラムの実行時にはたとえば 領域180を用いることにより、DRAM25からリー ドパッファ61へのプロック転送を行わせることができ る。すなわち、各プログラムにおける最適な転送プロッ クサイズを設定しつつ、複数のプログラムによってDR AM25の配憶領域を共有させることができる。そのた め、各プログラムを高速に実行できる。また、2つ以上 のプログラムを同時に実行する場合でも、各プログラム 30 における最適な転送ブロックサイズを設定できるので、 全体の実行時間を短縮できる。

【0080】さらに、たとえば、ネットワークを用いた 通信やハードディスク装置からのデータの読出のよう に、入出カインタフェースとの間におけるDRAM25 を介するデータの受波しが多く、連続するワードに対す るリードが生じやすいプログラムを実行する場合には、 プロックサイズが大きく設定されるようにしておけば、 CPU21の動作時間を効果的に短縮することができ る。

【0081】次に、データライト動作について説明す る。DRAM25やVRAM26にデータを書き込む場 合には、CPU21は、書込アドレスをCPUアドレス パス31に導出するとともに、データパス21に掛き込 むべきデータを導出し、さらに、ライン34に掛き込む べきデータのサイズを導出し、ライン33にデータ普込 であることを表す制御信号を導出する。

るか非キャッシュ領域であるかにかかわりなく、データ ズはライトサイズパッファ94に蓄積され、啓込アドレ スはライトアドレスパッファ92に蓄積される。そし て、連続したアドレスに対する啓込の場合には、ライト データパッファ93に或る程度データがまとまった時点

で、そのデータをDRAM25などにプロック転送す る。これにより、DRAM25などに対するライトアク セス回数を減少させることができる。

22

【0083】リードとライトとの関係は、ライトアドレ スがアドレスレジスタ75の値と一致しない限り、リー ドを優先させる。これにより、ライト動作とリード動作 とが交互に行われるような場合に、リード動作がライト 動作によって妨げられることを防止できるので、リード アクセスが高速化される。もしも、ライトアドレスがア ドレスレジスタ75に保持されたアドレスと一致する場 合には、リードデータパッファ61内のデータに対応す るDRAM25内などのデータが鸖き換えられるから、 ライト動作を優先させ、リードデータパッファ61内の データを無効とする。すなわち、CPU21がライトデ ータパッファ93などを介してDRAM25などにデー 夕を書き込む場合に、その書込領域がリードデータバッ ファ61の保持データのアドレス領域と重複する場合に は、リードデータパッファ61の記憶データは無効であ る。そこで、アドレス制御回路54は、ライトアドレス の上位ビット部がアドレスレジスタ75に保持されたプ ロックアドレスと一致した場合には、アドレスレジスタ 75の有効フラグをリセットしてリードデータバッファ 61の記憶データを無効化することとしている。

【0084】図6は、本発明の他の実施例の構成を示す プロック図である。この図6において上述の図1に示さ れた各部に対応する部分には、同一の参照符号を付して 示す。本実施例では、アドレスおよびデータを多重化し て伝送するパスラインと制御信号を伝送させるための制 御線とを有するシステムパス200に、DRAMコント ローラ22、10コントローラ23およびフレームパッ ファコントローラ24が接続されている。このシステム パス200に、データ転送制御装置としてのパスコント ローラ210が接続されている。このパスコントローラ 210とCPU21との間は、アドレスおよびデータを 多重化して伝送するバスラインと制御信号を伝送させる 40 ための制御線とを有するCPUパス201で接続されて いる。

【0085】パスコントローラ210は、CPU21に 接続されたCPUインタフェース回路211と、システ ムパス200に接続されたメモリバスインタフェース回 路212とを備えている。これらのインタフェース回路 211,212は、アドレス、データ、制御線および転 送サイズの分離を行う。メモリバスコントローラ21 は、上記の2つのインタフェース回路211,212、 判定手段としてのアドレス一致検出回路213、プロッ はライトデータパッファ93に蓄積され、データのサイ 50 クサイズ設定手段としてのアドレスマップ比較回路21

4、リードデータパッファ215、ライトデータパッフ ァ216および割込み入力回路217を備えている。リ ードデータパッファ215は、DRAM25やVRAM 26の記憶データのうち、アドレスが連続している複数 ワードからなるデータブロックを記憶するために用いら れる。

【0086】 CPU21は、キャッシュメモリ28の記 億データを1ワード (=8パイト=64ビット) を単位 として管理する。CPU21がパスコントローラ210 を介してDRAM25やVRAM26とやり取りするデ 10 ータの幅も64ビットである。ただし、CPU21はC PUパス201中の制御線を介して1ワードの中の特定 の1パイトを指定する制御信号をパスコントローラ21 0に与えることもできる。アドレスは36ビットであ り、DRAM25などへのアクセスを開始するときに、 CPU21の1クロックの期間にだけ出力される。キャ ッシュメモリ28とDRAM25との間のデータ転送を 行うときには、CPU21は、8ワードをプロックサイ ズとして指定し、DRAM25へのアクセスを実行す

【0087】システムパス200は、64ビットのデー 夕幅をもち、アドレスは32ビットである。また、デー タがプロック転送される際のプロックサイズについて は、1~32ワードの範囲でアクセス時に指定できる。 このシステムバス200中の制御線も、ワードの中の1 バイトを指定するための制御信号を伝送させることがで きる。

【0088】アドレスマップ比較回路214は、0番か ら15番までの16個のマップレジスタを持つ。この1 6個のマップレジスタには、それぞれ、36ビットアド レスの上位24ビットのアドレス値をCPU21から設 定できる。つまり、パイトアドレスで16進の「0x0 00(xは任意の16進数)」のような値を設定するこ とができる。

【0089】たとえば、番号の大きいマップレジスタに は大きいアドレスが設定される。そして、0番のレジス 夕の値と1番のレジスタの値のように、n(n=0)1, 2, 3, ・・・・, 15) 番のレジスタの値と (n+ 1) 番のレジスタの値との間のアドレス領域が、 n番目 のアドレス領域を形成する。したがって、マップレジス 40 夕の値によって、アドレス空間は16個の領域に区分さ れる。

【0090】区分された各アドレス領域にそれぞれ対応 するように16個のサイズレジスタが設けられている。 サイズレジスタは、プロックサイズを保持するものであ り、n番目のマップレジスタの値と(n+1)番目のマ ップレジスタの値との間のアドレス領域に対応したサイ ズレジスタには、ブロックサイズNが与えられる。サイ ズレジスタに保持されるブロックサイズの値は、CPU 21から設定することができる。サイズレジスタは、シ 50 続的に変化させたアドレスをメモリバスインタフェース

24

ステムパス200における最大プロックサイズである3 2ワードを指定できるように、5ピットのレジスタにな っている。

【0091】このような構成のアドレスマップ比較回路 214は、CPU21が非キャッシュ領域に対するリー ドアクセスを行った場合に、CPUインタフェース回路 211から与えられるアドレスとマップレジスタの値と を比較し、その比較結果に対応したサイズレジスタが保 持するブロックサイズを転送サイズとして出力する。こ の転送サイズは、アドレス一致検出回路213、リード データパッファ215およびメモリパスインタフェース 回路212に与えられる。CPU21がキャッシュ領域 に対するリードアクセスを行った場合には、CPUイン タフェース回路211から与えられる転送サイズが、そ のままメモリバスインタフェース回路212に与えられ

【0092】アドレス一致検出回路212は、リードデ ータパッファ215に記憶されたデータプロックのアド レスの上位ビット部を記憶するためのアドレスレジスタ を内部に備えている。このアドレスレジスタには、リー ドデータパッファ215に記憶されたデータが有効か無 効かを表す有効フラグが含まれている。アドレス一致検 出回路212では、CPU21が非キャッシュ領域への リードアクセスを行うか、または、任意の領域へのライ トアクセスを行ったことに応答して、CPUインタフェ ース回路211から入力されるアドレスの上位ピット部 であるプロックアドレスとアドレスレジスタに保持され たアドレスとが比較される。具体的には、アドレスマッ プ比較回路214から与えられるプロックサイズに基づ き、CPUインタフェース211からのアドレスがプロ ックアドレスとプロック内アドレス(下位ピット部)と に分割される。たとえば、プロックサイズが4ワード (32パイト) であれば、ブロック内のパイトアドレス は5ピットになるので、下位5ピットがプロック内アド レスとされ、残りの上位3.1ビットがプロックアドレス となる。この場合には、アドレスの比較は、36ビット 中の上位31ピットに対して実行される。

【0093】 CPU21が非キャッシュ領域へのリード アクセスを行った場合には、プロックアドレスとアドレ スレジスタの保持アドレスとが不一致であるか、有効フ ラグがリセット (無効を表す。) されているか、また は、プックサイズが1ワードであることを条件として、 メモリパスインタフェース回路212にリード要求が与 えられる。このとき、アドレス一致検出回路213は、 アドレスレジスタにCPUインタフェース回路211か らのアドレスをラッチさせるとともに、有効フラグをセ ットする。

【0094】そして、アドレスマップ比較回路214か ら与えられるプロックサイズの範囲で下位アドレスを連 回路212に与える。この場合のアドレスはCPU21から受けたアドレスをワード単位に直したアドレスである。つまり、制御線を介してバイト指定を表す制御信号が与えられた場合でも、全パイトのリードに修正してデータ読出を実行する。なお、プロックサイズが1ワードの場合には、CPUインタフェース回路211からのアドレス、転送サイズがそのまま出力される。

【0095】プロックサイズが2ワード以上ならば、メモリバスインタフェース回路212は、アドレス一致検出回路213からのアドレス、アドレスマップ比較回路 10214からの転送サイズ、およびCPUインタフェース211からの制御信号をシステムバス200に供給する。たとえば、CPU21が指定したアドレスがDRAM25のアドレスであれば、DRAMコントローラ22は、システムバス200から与えられるアドレスに対応したブロックサイズ分のデータをDRAM25から読み出し、読み出したデータをシステムバス200からメモリバスインタフェース回路212に与える。このデータは、リードデータパッファ215に与えられて記憶される。

【0096】ブロックアドレスとアドレスレジスタの保持アドレスとの一致が検出され、かつ、有効フラグがセットされており、かつ、ブロックサイズが2ワード以上である場合には、メモリバスインタフェース212回路にリード要求が与えられることはない。この場合には、CPU21が必要としているアドレスのデータは、リードデータバッファ216内に記憶されているからである。このとき、アドレス一致検出回路213はリードデータバッファ215にブロック内アドレスを与える。これに応答して、リードデータバッファ215はCPU21が要求するデータをCPUインタフェース211に与える。

【0097】なお、CPU21がキャッシュ領域へのリードアクセスを行う場合には、アドレス一致検出回路213は、CPU211から与えられるアドレスおよび制御信号をそのままメモリバスインタフェース212に与え、上述のような各動作は実行しない。リードデータバッファ215は、システムバス200の最大転送プロックサイズである32ワードの容量のパッファであり、その記憶データをブロック内アドレスを用いて管理している。使用するプロックサイズが小さい場合にはリードデータバッファ215内のアドレスの小さい方からプロックサイズ分の領域を使用し、残りは使用しない。この構成により、アドレス一致検出回路213から与えられるプロック内アドレスとプロックサイズとに基づいて適当なワードが選択され、CPUインタフェース回路211に与えられる。

【0098】なお、リードデータパッファ215は、メ モリパスインタフェース回路212からのデータを記憶 することなしに素通りさせることもできる。このような 50 26

いわばパイパス動作は、CPU21がキャッシュ領域や 10コントローラ23のレジスタ部のアドレス領域に対 応した10領域にアクセスした際に行われる。ライトデータバッファ216は、たとえば、32ワードのデータ を蓄積することができるものであり、CPU21が替込 要求を出力したときに、掛込アドレス、書込データのサイズ、替込データおよび制御信号をパッファリングする ために用いられる。そして、アドレスが連続する領域に 関するデータの掛込は、或る程度の量のデータが蓄積された時点で一括して行われる。

【0099】割込み入力回路217は、システムパス2 00からの全ての割込みをCPU21に中継するもので あり、全ての割込みにそれぞれ対応するリセットフラグ を有している。このリセットフラグはCPU21からア クセスすることができるレジスタに保持されている。こ のリセットフラグをリセットイネーブルの設定にしてお くと、そのリセットフラグに対応する割込みが発生した ときに、アドレス一致検出回路214内のアドレスレジ スタの有効フラグがリセットされ、リードデータパッフ ァ215内のデータが無効化される。本実施例では、外 部記憶装置からDRAM25へのDMA転送が行われた 後に10コントローラ23が発生する割込み信号に対応 するリセットフラグが、リセットイネーブルに設定され る。そのため、DMA転送によってDRAM25の内容 が掛き換えられた場合に、アドレスレジスタの有効フラ グがリセットされる。

【0100】次に、全体の動作について説明する。CPU21がキャッシュ領域にアクセスしてデータリードを行う場合、CPU21はまずキャッシュメモリ28にアクセスする。必要なデータがキャッシュメモリ28からそのデータがCPU21に与えられてリード動作が終了する。キャッシュメモリ28に必要なデータが無ければ、CPU21は、CPUインタフェース回路211にリード要求を出す。このとき、CPU21は、必要なデータのアドレス、キャッシュ28に転送すべきデータサイズである転送サイズ(たとえば8ワード)およびキャッシュ領域へのアクセスであることを表す制御信号をバスコントローラ210に与える。

【0101】パスコントローラ210内のアドレス一致 検出回路213は、キャッシュ領域へのアクセスである ことを表す制御信号に基づき、CPUインタフェース回 路211から与えられるアドレスをそのまま通し、CP Uインタフェース回路211で使われる36ビットアド レスをシステムパスの32ビットアドレスに変換するた めに、上位4ビットを落としてメモリパスインタフェー ス回路212からシステムパス200に与える。一方、 転送サイズは、アドレスマップ比較回路214を素通り してシステムパス200に与えられる。また、CPU2 1のリード要求は、メモリバスインタフェース回路21 2からDRAMコントローラ22へのリード要求として発行される。DRAMコントローラ22はメモリアクセス時間を経た後、1ワード転送時間毎に1ワードずつをシステムパス200に出力しながら、要求されたプロック(たとえば8ワード)のデータを連続して転送する。このデータは、メモリパスインタフェース回路211から、リードデータパッファ215を素通りして、CPUパス210に与えられる。CPU21は、転送されてきたプロック中の必要なデータを自身に取り込むとともに、キャッシュメモリ28へプロック全体をコピーす 10る。

【0102】CPU21が非キャッシュ領域にアクセスしてデータリードを行う場合には、アドレス一致検出回路213では、上述のアドレスレジスタの有効フラグが調べられる。また、アドレスマップ比較回路214によりプロックサイズが調べられる。有効フラグがセットされており、かつ、プロックサイズが2ワード以上の場合には、さらに、上述のプロックアドレスとアドレスレジスタの保持アドレスとの一致/不一致が検出される。両アドレスが一致する場合には、プロック内アドレスがリードデータバッファ215に与えられ、このリードデータバッファ215に与えられ。このリードデータバッファ215内の配憶データがCPUインタフェース回路211からCPU21に与えられる。これより、CPU21は必要な1ワードのデータを取得することができる。

【0103】なお、CPU21は、パイト単位でリード要求を出す場合もあるが、この場合にも、リードデータパッファ215はワード単位でデータをCPU21に与える。また、CPU21は自分自身で受け取ることができるだけのデータを要求するので、1ワードを超えるサイズのリード要求を発生することはない。有効フラグがリセットされているか、または、プロックアドレスとアドレスレジスタの値とが不一致である場合には、メモリパスインタフェース回路212にリード要求が与えられ、アドレスマップ比較回路214が発生するプロックサイズ分のデータがDRAM25またはVRAM26から読み出される。読み出されたデータがリードデータバッファ215に格納されるのは上述のとおりである。

【0104】なお、アドレスマップ比較回路214が備える0番から15番のマップレジスタに保持されたアドレスの値の範囲外のアドレス領域へのアクセスが行われた場合には、CPU21からのアドレス、制御信号および転送サイズはそのままシステムバス200に渡される。また、アドレスマップ比較回路214がプロックサイズとして1ワードを出力する場合(たとえば、IOコントローラ23のレジスタ部のアドレス領域へのアクセスの場合)には、CPU21からのアドレス、制御信号がそのままシステムバス200に渡される。そして、リードしたデータは、リードデータバッファ215を素通りして、CPU21に与えられる。

【0105】 CPU21がDRAM25やVRAM26 などに対するライト動作を行う場合には、アクセスされる領域がキャッシュ領域であるか非キャッシュ領域であるかにかかわりなく、CPU21からのデータ等はライトデータパッファ216に一旦蓄えられる。そして、リードが実行されていないサイクルに、メモリバスインタ

28

ードが実行されていないサイクルに、メモリバスインタフェース回路 2 1 2を介して、DRAM 2 5、VRAM 2 6 または I Oコントローラ 2 3 に対するデータの書込がまとめて行われる。

【0106】なお、ライト動作時において、アドレスー 致検出回路213においてライトアドレスとアドレスレジスタとの一致が検出された場合には、このアドレスレジスタの有効フラグがリセットされ、リードデータバッファ215内のデータが無効化される。以上のように本 実施例においても、上述の第1の実施例とほぼ同様な動作によって、CPU21の非キャッシュ領域へのアクセス時間を短縮して、その動作の高速化を図ることができる。

【0107】本発明の実施例の説明は以上のとおりであるが、本発明は上記の実施例に限定されるものではなく、本発明の要旨を変更しない範囲で種々の設計変更を施すことができる。

[0108]

【0109】請求項2記載の発明によれば、リードデータパッファに記憶されたデータに対応するアドレスに対するデータ番込が行われるときに、リードデータパッファの記憶データが無効化されるので、誤ったデータが処理装置に与えられることを防止できる。請求項3または請求項4記載の発明によれば、処理装置がアクセスするアドレスに応じて転送されるデータブロックのサイズを変化させることができるから、たとえば、処理装置がアクセスするハードウェアごとに適切なサイズを設定することができる。これにより、データ転送の最適化が図られるから、処理装置の処理効率を一層向上できる。

【0110】請求項5記載の発明によれば、主記憶装置 倒の1つのアドレスを処理装置倒の異なる複数のアドレスに対応させることができるから、主記憶装置の或るアドレス領域からリードデータバッファにデータを転送させる際のデータプロックのサイズを複数種類に設定することができる。そのため、たとえば、主記憶装置の或るアドレス領域を共有する複数のプログラムを実行する場合に、各プログラム毎に最適なデータプロックサイズを 設定できる。これにより、各プログラムの実行時間を短

縮することができる。

に書き込むべきデータはライトデータパッファに一旦蓄 積され、その後に主配憶装置に転送される。この場合 に、ライトデータパッファから主記憶装置へのデータ転 送は、処理装置の処理とは無関係なタイミングで行える から、たとえば、主記憶装置からのデータ読出を阻害し ないタイミングで行うことができる。これにより、処理 装置では主配憶装置へのデータ書込を待つこと無くデー 夕の読出を行えるので、処理を高速化できる。

【0112】請求項7記載の発明によれば、割込み信号 入力部に所定の割込み信号が入力されることでリードデ ータバッファの記憶データが無効化される。この場合 に、請求項8に記載されている構成を採用すれば、DM A転送によって主記憶装置にデータの魯込が行われたと きに、リードデータバッファの記憶データが無効化され る。そのため、DMA転送後の新たなデータに更新され てないリードデータバッファ内の記憶データが誤って処 理装置に与えられることを防止できる。

【0113】また、リードデータバッファを無効化する 20 ために処理装置が特別な処理を行う必要はなく、この無 効化のために処理装置の処理効率が阻害されることもな 65

【図面の簡単な説明】

【図1】本発明の一実施例のデータ転送制御装置が適用 されたデータ処理装置としてのコンピュータの構成を示 すプロック図である。

【図2】データ競出動作を説明するためのタイムチャー トである。

【図3】プロックサイズ発生回路の構成例を示すプロッ 30 201 CPUバス ク図である。

【図4】CPU側のアドレスとメモリバス側のアドレス との対応関係、およびCPUアドレスとブロックサイズ との関係の一例を説明するための図である。

【図5】CPU側のアドレスとメモリバス側のアドレス との対応関係、およびCPUアドレスとブロックサイズ との関係の他の例を説明するための図である。

【図6】本発明の他の実施例のデータ転送制御装置が適 用されたデータ処理装置としてのコンピュータの構成を

示すプロック図である。

【図7】 従来から用いられているコンピュータの構成を 示すブロック図である。


30

【図8】 データ読出動作を説明するためのタイムチャー トである。


【符号の説明】

- 21 CPU (処理装置)
- 22 DRAMコントローラ
- 23 ΙΟコントローラ
- 10 24 フレームパッファコントローラ
 - 25 DRAM
 - 26 VRAM
 - 28 キャッシュメモリ
 - 31 CPUアドレスパス
 - 32 CPUデータバス
 - 40 メモリパス
 - 45 制御パス
 - 50 パスコントローラ
 - 54 アドレス制御回路
 - 61 リードパッファ
 - 62 リードデータマルチプレクサ
 - 68 プロックサイズマルチプレクサ
 - 69 プロックサイズ発生回路
 - 75 アドレスレジスタ
 - 80 アドレス比較器
 - 92 ライトアドレスパッファ
 - 93 ライトデータバッファ
 - 94 ライトサイズバッファ
- 200 システムパス
- - 210 パスコントローラ
 - 211 CPUインタフェース回路 212 メモリパスインタフェース回路
 - 213 アドレス一致検出回路
 - 214 アドレスマップ比較回路
 - 215 リードデータパッファ
 - 216 ライトデータバッファ
 - 217 割込み入力回路


【図1】




[図2]




【図4】




[図3]




【図5】



【図6】



【図7】



[図8]

